20.30 03.28 Considere a figura abaixo. 4W 2 mH 4W X 2W 10 W 2mF 2W 10 W 6W 6W Y 4W S + 12 V 5W I1 20 W 3 mF + _ 20 V + 9V _ A chave S, no circuito, encontrava-se aberta por um longo tempo, tendo o circuito alcançado o regime permanente. Imediatamente após fechar a chave S, o valor da corrente I1, em ampères, será: (A) 0,75 (B) 1,00 (C) 1,25 (D) 1,50 (E) 2,00 A figura acima apresenta um circuito elétrico com fontes de corrente contínua. O capacitor encontra-se operando em regime permanente. A ddp, em volts, entre os terminais X e Y do capacitor é, aproximadamente, (A) 2,3 (B) 3,0 (C) 4,8 (D) 6,2 (E) 9,5 10.31 Um sinal periódico correspondente a uma onda triangular de período T = 50 ms e amplitude de pico A = 20 tem a sua função matematicamente definida como: 20.29 + 120 V _ 300 W X 150 W 2A 150 W 4A ì ï= A- T t ï f (t ) = í ï 4A ï= t+A î T para 0 £ t £ T 2 para - T £ t £ 0 2 Os valores médio e eficaz desse sinal, respectivamente, são: Y No circuito da figura acima, a tensão do Circuito Equivalente de Thevenin, dada em volts e calculada entre os pontos X e Y, é: (A) 210 (B) 180 (C) 160 (D) 120 (E) 80 (A) 40 e 10 3 (D) 0 e 10 (B) 10 e 10 3 (C) 0,5 e 0,25 (E) 0 e 20 3 11.24 13.36 S + d R1 20kW R2 20kW 20kW A1 - + 1nF + C R V o Zin + A2 Vi L R3 C4 20kW R5 VL - O acionamento da chave S, mostrada na figura acima, é executado de modo a se obter uma modulação por largura de pulso, com duty-cycle igual a D. Nestas condições, este circuito corresponde a um conversor CC-CC denominado Buck-Boost. Considerando o funcionamento do circuito em regime permanente, é correto afirmar que (A) quando a chave S estiver fechada, o diodo d conduz. (B) quando a chave S estiver aberta, o capacitor estará descarregado. (C) a tensão média sobre o indutor é igual ao valor médio da tensão de saída Vo. (D) a tensão média de saída Vo é calculada por (E) a tensão média de saída Vo é calculada por Vi D . 1- D O circuito da figura representa um simulador de indutância de Antoniou, considerado um dos ‘melhores’ circuitos RC-Amp. Op. para implemetar uma indutância, uma vez que é mais robusto às características não ideais dos amplificadores operacionais. Considerando-se os amplificadores ideais, a impedância de entrada do circuito, Zin na figura, é equivalente à impedância de uma indutância, em Henrys, de (A) 0,80 (B) 0,40 (C) 0,16 (D) 0,08 (E) 0,02 L= Vi . 1- D 13.70 BC ± 4W 5H ± e(t) = 5.cos 2t V BP 1 F 2 F 7 14 Wattímetro Um wattímetro está conectado ao circuito elétrico ilustrado na figura, onde BC indica a bobina de corrente e BP indica a bobina de potencial. A potência, em watts, indicada pelo wattímetro, é (A) 1 (B) 2 (C) 5 (D) 7 (E) 10 13.66 Potência (W) 30 25 20 15 10 5 0 1 2 3 4 5 6 7 8 9 10 RL (ohms) Uma fonte de tensão contínua com valor nominal Vo e com resistência interna ri é ligada a uma carga RL. O gráfico da figura acima mostra a potência dissipada na carga quando RL varia de um valor próximo de zero até 10 ohms. Com base nos dados do gráfico, qual o valor nominal da tensão da fonte (Vo) ? (A) 5 (B) 10 (C) 15 (D) 20 (E) 25 13.27 50 kW 25 kW + + 200 hF + VE - - VS A figura acima apresenta um circuito ativo contendo um amplificador operacional, considerado ideal. A fonte de tensão VE é senoidal. Para que o módulo da defasagem entre os sinais de entrada VE e de saída VS seja 135o em regime permanente, a freqüência w da fonte, em rad/s, deverá ser ajustada para (A) 20 (B) 50 (C) 100 (D) 200 (E) 500 20.26 20.36 15 kW + 60 V R _ 5V + _ Um sinal de tensão, obtido através de um sensor analógico, tem duração total de 10 s. Este sinal foi digitalizado com uma certa taxa de amostragem e quantizado em 16 bits por amostra. Os dados obtidos na digitalização ocuparam um espaço em memória de 5 Mbytes. Qual foi a taxa de amostragem, em kHz, usada na conversão A/D (Analógica/ Digital)? (A) 1.000 (B) 250 (C) 100 (D) 85 (E) 60 16 V. Qual o valor do resistor R, em k W te no Zener seja de 2 mA? (A) 40 (B) 35 (C) 15 (D) 10 11.25 (E) 5 ABC 000 001 010 011 100 101 110 111 Y 1 1 0 0 1 1 1 0 07.21 A Tabela Verdade acima mostra a saída Y de um circuito A figura acima ilustra o modelo para pequenos sinais, operando na faixa de médias freqüências, de um circuito transistorizado na configuração emissor comum. O ganho de corrente I2/I1 neste circuito é: (A) combinacional cujas entradas são as variáveis booleanas A, B e C, onde A é o bit mais significativo. A expressão minimizada da função Y = f (A,B, C) é (A) (B) Y=A -âRBRC ri RL (B) Y = A .C (C) (D) (C) Y = A.C + B Y = A.C + B Y = C + A .B (E) (D) (E) 11.22 R2 100kW R1 100kW 20.27 + R 1MW X Y F Z Vo 10nF C O circuito da figura representa um multivibrador astável que gera uma onda quadrada na saída Vo. O período de oscilação, em milissegundos, é (Dados: ln 2 = 0,69, ln 3 = 1,10 e ln 5 = 1,61, onde ln é o logaritmo Neperiano.) (A) 13,8 (B) 22 (C) 23 (D) 32,2 (E) 46 A figura acima ilustra o circuito digital que relaciona o sinal F com os sinais binários de entrada X, Y e Z. De acordo com o circuito, a expressão booleana mais simplificada de F em função de X, Y e Z é (A) F = X Z + X Y Z (C) F = X Z + X Y Z (E) F = X Z + X Y Z (B) F = X Z + X Y Z (D) F = X Z + X Y Z 13.29 A seguir são apresentados circuitos combinacionais cujas entradas X, Y e Z são sinais digitais. Qual o circuito que atende à expressão ? X X X (A) Y S Z X (B) Y S Z (C) Y S Z X S (D) Y Z (E) Y S Z 13.30 Mapa de Karnaugh do sinal F Tabela Verdade do sinal H F G H BC 00 01 11 10 A 0 1 1 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 1 0 0 0 A figura acima apresenta o Mapa de Karnaugh do sinal digital F, gerado a partir dos sinais A, B e C, e a tabela verdade do sinal H, gerada a partir de um circuito combinacional entre os sinais F e G. Em um determinado momento, os sinais A, C e H apresentam, respectivamente, os níveis lógicos 0, 1 e 0. Com relação aos níveis lógicos dos sinais B e G nesta situação, pode-se afirmar que (A) ambos os sinais apresentam o nível lógico 0. (B) esta situação independe do nível lógico do sinal B, mas o do sinal G é 1. (C) esta situação independe do nível lógico do sinal G, mas o do sinal B é 0. (D) o nível lógico do sinal B é 0 e o do sinal G é 1. (E) o nível lógico do sinal B é 1 e o do sinal G é 0. 10.26 20.28 V1 00 V1 V3 01 J Y J K CLK B Q QB V2 11 V2 10 A Q QA V3 K Para implementar o diagrama de estados da figura acima, com 2 flip-flops tipo D, a lógica de menor hardware da entrada DB do flip-flop mais significativo é: (A) V3.QB + QA (C) V3 + QA (E) V1. QB+ QB .QA (B) V3.QB.QA+QA (D) V1. QB. QA + V2.QA Quando o circuito ilustrado na figura acima estiver no estado QBQA = 00, com Y = 1, os flip-flops B e A executarão, respectivamente, as operações de (A) set e reset. (B) set e hold. (C) reset e reset. (D) reset e toggle. (E) toggle e reset. 11.41 O código abaixo será enviado para uma fábrica com o intuito de produzir um circuito integrado. entity CIRCUITOMICROELETRONICA is port ( I: in std_logic_vector(9 downto 1); A: out std_logic_vector(3 downto 0) ); end CIRCUITOMICROELETRONICA; architecture comportamento of CIRCUITOMICROELETRONICA is begin process(I) begin if (I(9) = ‘1’) then A 0, é correto afirmar, a partir do diagrama, que a planta em malha (A) aberta é estável. (B) fechada somente é estável na faixa de ganho 0 > K > l1 . (C) fechada somente é estável na faixa de ganho K > l1 . (D) fechada somente é estável na faixa de ganho l2 > K > l1. (E) fechada é estável para todo valor de ganho K > 0. A figura acima apresenta a resposta ao degrau unitário para um determinado processo. A função de transferência que representa o processo é: (A) G (s )= (C) G (s )= (E) G (s )= 0,1(s + 0,5 ) s + 0,6s + 0,05 0,5 (s + 0,5 ) s + 0,6s + 0,05 -0,1(s - 0,5 ) s2 + 0,2s + 0,05 2 2 (B) G (s )= 0,5 (s - 0,5 ) s + 0,6s + 0,05 - 0,5 (s - 0,5 ) s + 0,2s + 0,05 2 2 (D) G (s )= 03.37 Resistência do strain gage R1 F F _ VO + R2 strain gage RG R3 A A figura acima mostra a utilização de um strain gage para a medida da deformação elástica de uma barra prismática submetida a um esforço de compressão. A barra é constituída por um material que possui módulo de Young E e o strain gage possui fator gage K, especificados abaixo. Liga-se o strain gage a um circuito em ponte, alimentado por uma tensão VI = 12V, como indicado na figura. Na ponte, R1 = R2 e R3 é ajustado para anular a tensão de saída VO, quando não há esforço sobre a barra. Dados e especificações técnicas: E F A Dl l K F N m2 módulo de Young E = A = 7 x 1010 N / m 2 Dl l módulo da força aplicada na direção longitudinal (N) área da seção transversal da barra, valor dado: A = 2x10-3 m2 deformação elástica da barra (adimensional) DRG RG DRG RG = 2 (adimensional) fator gage K = Dl l razão entre a variação da resistência do strain gage com a aplicação da força (DRG em W) e sua resistência de repouso (RG em W) O módulo da força F, em N, quando a tensão VO vale 1V é: (A) 2x106 (B) 2x107 (C) 3x106 (D) 3x107 (E) 4x106 13.63 50 Diagrama de Bode 0 Magnitude (dB) 30 dB 50 100 150 90 Fase (graus) 135 75 180 225 270 10 2 10 1 100 101 102 Freqüência (rad/s) Analisando o Diagrama de Bode da função de transferência em malha aberta de um sistema de 3a ordem com fase mínima apresentado acima, pode-se afirmar que a margem de (A) ganho do sistema é 75 dB, portanto, o sistema em malha fechada é estável. (B) fase é 15°, portanto, o sistema em malha fechada é instável. (C) fase é -75° e a margem de ganho é -30 dB, portanto, o sistema em malha fechada é estável. (D) fase é -75° e a margem de ganho é 30 dB, portanto, o sistema em malha fechada é instável. (E) fase é 75° e a margem de ganho é 30 dB, portanto, o sistema em malha fechada é estável. 03.30 03.29 Uma planta industrial pode ser modelada através de uma Função de Transferência G(s) racional e contínua, de terceira ordem, estritamente própria e estável. Com relação a G(s), é correto afirmar que: (A) possui três pólos localizados no semiplano s da direita. (B) possui pelo menos um zero localizado no infinito. (C) o seu grau relativo é zero. (D) possui dois zeros localizados sobre o eixo imaginário no plano s. (E) todos os pólos estão localizados sobre o eixo real negativo. A f(t) 0 t A figura acima mostra um sinal oriundo de uma descarga de capacitor, cuja expressão é dada por: f (t ) = Ae − αt para t ≥ 0 f (t ) = 0 para t < 0 onde A e α são constantes positivas. A expressão da Transformada de Fourier deste sinal é: (A) F (ω) = (C) F (ω) = (E) Aω α + jω A α − jω (B) F (ω) = (D) F (ω) = A α + jω A α + ω2 2 F (ω) = A α 2 + ω2 11.32 Considere o sistema linear abaixo, descrito por seu modelo em espaço de estados. 13.57 O algoritmo apresentado abaixo em pseudocódigo foi escrito para ordenar o vetor A, contendo números reais. A variável N designa a dimensão desse vetor. Para J de 1 até N-1 Para K de J+1 até N Se A(J) < A(K) V1 ← A(J) A(J) ← A(K) A(K) ← V1 Fim do se Fim do para Fim do para Os pólos do sistema são (A) −1 e 2,5 (B) −2 e 1 (C) −3 e 1,5 (D) −1,5 e 3 (E) −2,5 e 1 Com relação ao algoritmo acima, é correto afirmar que (A) A(N) conterá o menor valor entre os existentes no vetor, quando J for igual a 2. (B) A(1) conterá o maior valor entre os existentes no vetor, quando J for igual a 2. (C) A(1) conterá o menor valor entre os existentes no vetor, quando K for igual a 2. (D) o vetor A estará com seu conteúdo ordenado de forma crescente, ao finalizar a execução. (E) o algoritmo não conseguirá completar a ordenação de forma decrescente do vetor A, ao finalizar a execução. 20.38 Considere N a dimensão do vetor A, que contém números inteiros distintos com 9 dígitos. Deseja-se determinar as posições desse vetor nas quais se localizam o maior e o menor número. Estas posições deverão ser armazenadas nas variáveis CMAX e CMIN, respectivamente. Para isso, utilizou-se o seguinte algoritmo: CMAX 1 CMIN 1 Vaux1 A(1) Vaux2 A(1) Para J de 2 até N Se A(J) > Vaux1 _____________ _____________ senão Se A(J) < Vaux2 _____________ _____________ Fim do se Fim do se Fim do para No algoritmo, as linhas em branco devem ser preenchidas, de cima para baixo, respectivamente, com: (A) Vaux1 CMAX Vaux2 CMIN A(J) J A(J) J (B) Vaux1 CMAX Vaux2 CMIN J A(J) J A(J) (C) Vaux1 CMIN Vaux2 CMAX A(J) J-1 A(J) J+1 (D) Vaux1 CMAX Vaux2 CMIN A(J - 1) J A(J - 1) J (E) Vaux2 CMAX Vaux1 CMIN A(J) A(J) A(J) A(J) 03.36 Um programador necessita fazer um algoritmo para manipular alguns dados numéricos disponíveis em uma matriz C. Existem dois vetores, A e B, de mesma dimensão N, cujos elementos numa mesma posição indicam, respectivamente, a linha e a coluna do dado a ser manipulado na matriz C. Se o número da linha for diferente do número da coluna, o algoritmo deve verificar se o dado correspondente na matriz C é maior que zero. Nesse caso, o dado deverá ser trocado com o elemento da posição transposta na matriz C. Em caso contrário, isto é, se o número da linha for igual ao da coluna ou se o dado na matriz C for menor ou igual a zero, então o dado deverá ser multiplicado por 10. O programador escreveu, em pseudocódigo, o seguinte algoritmo: Para I de 1 até N. ———————— ———————— Fim do Para. Assinale a opção que apresenta as linhas que estão faltando no programa, em pseudocódigo, para o seu correto funcionamento. M (A) Se A(I)¹B(I) e C(A(I),B(I))>0 Então Vaux ¬ C(A(I),B(I)) C(A(I),B(I)) ¬ C(B(I),A(I)) C(B(I),A(I)) ¬Vaux Senão C(A(I),B(I)) ¬10* C(A(I),B(I)) Fim do Se (B) Se C(A(I),B(I))>0 e A(I)=B(I) Então C(A(I),B(I)) ¬10* C(A(I),B(I)) Senão Vaux ¬ C(A(I),B(I)) C(A(I),B(I)) ¬ C(B(I),A(I)) C(B(I),A(I)) ¬Vaux Fim do Se Se C(A(I),B(I))0 Então Vaux ¬ C(A(I),A(I)) C(A(I),A(I)) ¬ C(B(I),B(I)) C(B(I),B(I)) ¬Vaux Senão C(A(I),A(I)) ¬10* C(B(I),B(I)) Fim do Se (D) (E) Se A(I)¹B(I) ou C(A(I),B(I))>0 Então C(A(I),B(I)) ¬ C(B(I),A(I)) C(B(I),A(I)) ¬Vaux Vaux ¬C(A(I),B(I)) Senão C(A(I),B(I)) ¬10* C(B(I),A(I)) Fim do Se 07.. 32 Um processador possui um barramento de dados interno de 32 bits, mas comunica-se com os periféricos de I/O usando um barramento de dados externo de 16 bits. Sabendo-se que o processador roda as instruções da família x86, o número de ciclos de barramento de I/O gastos pela instrução out, no trecho de programa listado a seguir, é: mov out (A) (B) (C) (D) (E) 1 2 3 4 6 dx,301h dx,eax ;escolhe endereço de I/O (16 bits) ;envia acumulador de 32 bits para a porta 07. 58 Um sistema operacional moderno implementa a multitarefa. Seja P1 um processador com um único núcleo e P2, um processador dual core (duplo núcleo). Sejam A e B dois programas independentes com apenas processamento matemático (sem interação com o usuário ou qualquer periférico). Nesta perspectiva, o tempo consumido em P1 será cerca de duas vezes o tempo consumido em P2 se: I - os programas A e B estiverem em execução simultânea; II - apenas o programa A estiver em execução; III - duas instâncias do programa A estiverem em execução simultânea. Está(ão) correto(s) apenas o(s) item(ns): (A) I (B) II (C) III (D) I e II (E) I e III 11.43 Seja DX um registrador de 16 bits construído a partir da concatenação de suas partes alta e baixa de 8 bits, denominadas DH e DL. Após a execução do trecho MOV DX,2266h MOV DL,90h ADD DH,80h ADD DL,80h ADD DX,1000h o valor de DX é (A) 3266h (C) B310h (E) A310h (B) 8080h (D) B210h 11.42 Tratando-se de uma arquitetura PC pode-se afirmar: I − Dispositivos periféricos que requeiram grande banda de comunicação são conectados preferencialmente usando a Ponte Norte, ao invés da Ponte Sul. II − Processadores de um único núcleo geralmente usam um barramento FSB para se comunicar com os periféricos e um barramento BSB para se comunicar com a memória cache. III − Um processador dual-core sempre oferecerá um desempenho melhor do que um processador de um único núcleo, independente do sistema operacional. É(São) verdadeira(s) APENAS as afirmações (A) I (B) II (C) III (D) I e II (E) II e III 07.. 33 Um processador tem sua arquitetura de acordo com a figura abaixo. 10.29 Considere as afirmativas a seguir. I - As placas de vídeo AGP se comunicam através da Ponte Norte do chipset. II - Os periféricos USB 2.0 se comunicam através da Ponte Sul do chipset. III - Os periféricos PCI Express se comunicam através da Ponte Norte ou através da Ponte Sul do chipset. É(São) verdadeira(s) a(s) afirmativa(s): (A) II, apenas. (B) I e II, apenas. (C) I e III, apenas. (D) II e III, apenas. (E) I, II e III. A esse respeito, analise as afirmativas a seguir. I - A informação trocada entre o processador e um dispositivo de I/O sempre passa pelo FSB. II - O acesso à RAM é feito com o mesmo relógio de operação do processador III - O termo on-die refere-se ao fato de a memória cache estar integrada na mesma pastilha semicondutora da CPU. IV - As placas PCI operam com a freqüência de relógio do FSB. A(s) afirmativa(s) correta(s) é(são) apenas: (A) IV (B) I e II (C) II e III (D) I e III (E) I, III e IV 13.48 Um processador e um compilador usam uma pilha no controle de sub-rotinas. Ao se chamar uma sub-rotina, a ordem correta de empilhamento de valores será (A) parâmetros passados – endereço de retorno – base pointer – variáveis locais. (B) parâmetros passados – base pointer – endereço de retorno – variáveis locais. (C) endereço de retorno – parâmetros passados – variáveis locais – base pointer. (D) endereço de retorno – parâmetros passados – base pointer – variáveis locais. (E) base pointer – parâmetros passados – endereço de retorno – variáveis locais. 03.22 O endereço IP e a máscara de sub-rede de uma determinada estação numa sub-rede TCP/IP são, respectivamente, 200.20.121.124 e 255.255.255.192. O endereço IP de identificação da sub-rede é: (A) 200.20.121.0 (B) 200.20.121.64 (C) 200.20.121.96 (D) 200.20.121.127 (E) 200.20.121.192 11.47 Tratando-se de uma comunicação serial segundo o padrão RS-232C, pode-se afirmar: I − É mais provável acontecer um erro de recepção no bit menos significativo do que no mais significativo. II − O erro de quadro temporal acumulado devido à diferença entre os relógios de recepção e transmissão é zerado no start bit. III − A tolerância na diferença entre os relógios de recepção e transmissão está na casa dos 0,5 %. É(São) verdadeira(s) APENAS a(s) afirmativa(s) (A) I (B) II (C) III (D) I e II (E) II e III 11.48 Um protocolo é um conjunto de regras e convenções, bem definidas, necessárias à comunicação. Desse modo, (A) o protocolo TCP espera que os segmentos recebidos sejam confirmados pela máquina de destino, para garantir a entrega dos dados, sendo que, se a recepção não for confirmada dentro de um intervalo de tempo, a máquina na origem retransmite o segmento não confirmado. (B) o protocolo TCP tem como uma de suas responsabilidades atribuir o endereço IP para todas as máquinas que pertencem a uma determinada rede. (C) o IP é um protocolo de transporte orientado à conexão que confirma o recebimento dos datagramas entre a origem e o destino e entre as máquinas intermediárias, garantindo, assim, a entrega, o controle de fluxo e a ordenação dos dados. (D) o UDP presta um serviço orientado à conexão, isto é, quando um segmento (PDU do UDP) é recebido, identifica-se a que conexão está associado. (E) os protocolos da camada de aplicação utilizam os serviços oferecidos pelos protocolos da camada de rede para enviar e receber dados através da rede. 20.45 Sobre o padrão RS-232, analise as afirmações a seguir. I - O pino RTS recebe o fluxo de bits de informações. II - O pino CTS transmite o fluxo de bits de informações. III - O estado lógico um é definido por uma tensão negativa e o estado lógico zero por uma tensão positiva. IV - Dispositivos RS-232 podem ser classificados em DTE e DCE. Está(ão) correta(s) APENAS a(s) afirmação(ões) (A) III. (B) IV. (C) III e IV. (D) I, III e IV. (E) II, III e IV. 10.33 A respeito de camadas do modelo de referência OSI, é correto afirmar que: (A) a camada física tem como função o roteamento dos pacotes de dados. (B) a camada de transporte tem como função o controle fim-a-fim de uma conexão entre sistemas finais. (C) a transmissão de um pacote que atravesse diversos nós de rede passará necessariamente por apenas um tipo de protocolo de camada de enlace. (D) os principais objetivos da camada de rede são: controle de fluxo e de erros. (E) uma função importante da camada de aplicação é o enquadramento de um fluxo bruto de bits. 20.37 A tecnologia de rede local Ethernet se refere a uma topologia (A) em anel, com estações conectadas através de enlaces multiponto. (B) em barramento, com estações conectadas através de enlaces multiponto. (C) em barramento, com estações conectadas através de enlaces de fibra ótica. (D) em estrela, com estações conectadas através de enlaces de fibra ótica. (E) totalmente ligada com estações conectadas em anel. 20.39 Os sistemas operacionais podem ter seus kernels estruturados segundo duas arquiteturas: micro-kernel e kernel monolítico. Sobre elas, é INCORRETO afirmar que (A) o MS-DOS usa a arquitetura de micro-kernel. (B) o kernel do Linux usa a arquitetura monolítica. (C) um kernel monolítico provê serviços como gerência de threads e comunicação entre os processos. (D) módulos do kernel operam no kernel-space na arquitetura monolítica. (E) funcionalidades consideradas não essenciais, tais como rede e vídeo, são oferecidas através de servidores na arquitetura micro-kernel. 10.34 Um sistema operacional multitarefa está executando as tarefas A, B e C, sendo que, em cada uma delas, ocorre uma exceção de tipo diferente. Na tarefa A, ocorre uma falta na proteção por tentativa de acesso a I/O. Na tarefa B, ocorre uma abortagem por código inválido. Já na tarefa C, ocorre uma armadilha de breakpoint. Quais serão, forçosamente, as tarefas encerradas pelo sistema operacional? (A) A, apenas. (B) B, apenas. (C) C, apenas. (D) A e B, apenas. (E) A e C, apenas. 11.56 Acerca dos conceitos de Bancos de Dados pode-se afirmar: I − Uma tabela com mais de 10.000 registros ordenados precisa ter, em cada campo, uma chave primária para evitar erros de integridade dos dados. II − É possível alterar valores nos dados de uma tabela que não possui chave primária. III − Um banco de dados relacional tem, associada ao seu conceito básico, a existência de várias tabelas que possuam campos interligados por estruturas conhecidas como relacionamentos. IV − Não pode haver, em uma tabela com um campo chave, registros que apresentem o valor desse campo sendo 0 (zero) ou registros com esse campo duplicado (igual ao de outro registro). São verdadeiras APENAS as afirmativas (A) I e II (B) I e IV (C) II e III (D) II e IV (E) III e IV 07. 41 Sobre a implementação do recurso de memória virtual por um sistema operacional, é INCORRETO afirmar que: (A) o disco rígido é o periférico mais comum na implementação da memória virtual. (B) quando o processador encontra uma instrução ausente na memória RAM, ele internamente gera uma exceção do tipo falta. (C) cabe ao sistema operacional implementar o manipulador de exceção que comuta as páginas entre a memória RAM e a memória virtual. (D) geralmente, o algoritmo usado para a comutação de páginas é o LRU (Least Recently Used). (E) após a execução da rotina manipuladora da exceção, o processador retorna para a instrução posterior à que provocou a exceção. Um sistema operacional está executando um aplicativo quando o processador invoca uma exceção. Dentre as exceções abaixo, aquela que NÃO permitirá que o sistema operacional continue, em hipótese alguma, a executar o aplicativo, sendo obrigado a fechá-lo, é a(o) (A) falta na paginação. (B) falta geral na proteção. (C) coprocessador não disponível. (D) breakpoint. (E) código inválido. 13.55