UNIVERSIDAD NACIONAL DE INGENIERÍAFACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA DEPARTAMENTO ACADÉMICO DE ELECTRÓNICA INFORME PREVIO DE LABORATORIO N°1: ÁLGEBRA DE BOOLE Curso: SISTEMAS DIGITALES I Cod. Curso: EE-635-N Docente: PhD. Ing. AURELIO MORALES VILLANUEVA, Grupo N°: 2 Integrantes: (20124140C) LIZETH CASTRO HUAMÁN LUIGI RAYMUNDO CHAQUILA (20120358D) DAVID FALCÓN CORZO (20122096G) Informe Previo de Laboratorio N°1 1 A. ÍNDICE Comentarios de inicio…………………………………….….…...3 Procedimiento………….………………………………………….4 Bibliografía………………………………………………………… Informe Previo de Laboratorio N°1 2 7. B.10 Portable. COMENTARIOS DE INICIO Este informe presenta el cuestionario previo a la experiencia y las simulaciones obtenidas en computadora del laboratorio N°1 del curso Sistemas Digitales I de la FIEE-UNI.A. PROCEDIMIENTO Informe Previo de Laboratorio N°1 3 . para luego verificar y contrastarlos con los datos experimentales que resulten de la experiencia a realizarse. el cual posee una gran didáctica que nos ayudará en el desarrollo de este informe. Cabe destacar que las simulaciones de los circuitos a utilizarse en este experimento se realizaron con el software Proteus v. mientras el valor de voltaje de la salida esté entre 0V. En los circuitos digitales es muy común referiste a las entradas y salidas que estos tienen como si fueran altos o bajos (Niveles lógicos altos o bajos). Del manual del C. motores. En estas condiciones tendremos un margen de ruido para nivel bajo de: VML = 0. VMH (margen de ruido a nivel alto) = VOH mín . Así pues el margen de ruido de una familia de circuitos integrados digitales es la amplitud máxima de la perturbación que puede producirse en la entrada de una puerta sin que repercuta en la salida puesto que existen dos estados o niveles lógicos se definen dos márgenes de ruido. mientras el voltaje de la entrada esté entre 2 y 5 Voltios. d Margen de ruido. máquinas.Un voltaje de entrada nivel alto se denomina VIH . uno VMH para nivel alto y otro VML para nivel bajo. b Niveles lógicos CMOS. Algunas fuentes de ruido son el accionamiento de interruptores.Un voltaje de salida nivel alto se denomina VOH . será interpretado como tal. Esto es así en un análisis ideal de los circuitos digitales.8 – 0.VIH mín VML (margen de ruido a nivel bajo) = VIL máx . En las compuertas TTL un nivel lógico de "1". defina lo siguiente: a Niveles lógicos TTL.4 V. Y 1. En la tecnología CMOS una nivel lógico de "0".Un voltaje de salida nivel bajo se denomina VOL c Inmunidad al ruido.5V . automóviles. etc. el "1" se supondría que tiene un voltaje de +5 voltios y el "0" voltios. Debemos tener presente este parámetro al diseñar sistemas que deban operar en ambientes hostiles como industrias.4 = 0. La medida a la inmunidad de ruido se conoce como margen de ruido y se expresa en voltios. A la entrada alta se le asocia un "1" y a la entrada baja un "0". será interpretado como tal.4 V con VIL máx = 0. etc. Informe Previo de Laboratorio N°1 4 .VOL máx VOH y VOL son los niveles de tensión del uno y el cero respectivamente para la salida de la puerta lógica.1.Un voltaje de entrada nivel bajo se denomina VIL .I. e Disipación de potencia.8 V. La inmunidad al ruido mide la sensibilidad de un dispositivo digital al ruido electromagnético ambiental. Lo mismo sucede con las salidas. Supongamos que trabajamos a un nivel bajo de VOL = 0. El ruido es toda perturbación no deseada que si se presenta en una entrada de una compuerta puede producir un cambio no deseado en la salida. conexión de cargas inductivas. Si estuviéramos trabajando con circuitos integrados TTL que se alimentan con +5 voltios. 2. además de producir calor en el sistema. Se obtuvo la siguiente tabla de valores con su respectiva función de transferencia: V1(V) 0 0. Es importante minimizar el consumo de potencia. Ejemplo: Suponga que una familia de circuitos integrados tiene como promedio un retardo de propagación de 10 ns y una disipación de potencia de 5 mW en promedio tendrá un producto velocidad-potencia de: 10 ns x 5 mW = 50x 10-12 watt-segundo = 50 picojoules h Fan in y Fan out. esto es. Obtenga la curva de transferencia de la puerta NAND a partir del C.I. Compuerta NAND. que se obtiene multiplicando el retardo de propagación de la compuerta por la disipación de potencia de esta.2 0.1 0. El Fan-in representa la carga que presenta una compuerta a otra. es decir. es el tiempo usado para que un cambio en la entrada produzca un cambio en la salida. Producto velocidad-potencia = retardo de propagación x disipación de potencia. la corriente que le saca a otra compuerta. g Producto velocidad-potencia. menor frecuencia de trabajo. Las familias de circuitos integrados digitales históricamente se han caracterizado tanto por su velocidad como por su potencia. Un medio común para medir y comparar el desempeño global de una familia de circuitos integrados es el producto velocidad-potencia.Debemos tener en cuenta este parámetro cuando vamos a realizar un diseño. El retardo de propagación limita la frecuencia de trabajo. f Retardo de propagación. A mayor retardo de propagación. En general es más deseable tener menores retardos de propagación en la compuerta (mayor velocidad) y menores valores de disipación de potencia. De la simulación en Proteus: Circuito N°1.4 V0 (V) 5 5 5 5 5 Informe Previo de Laboratorio N°1 5 .3 0. El Fan-out indica el número máximo de compuertas lógicas que puede ser conectada a la salida de otra compuerta sin afectar la tensión de salida. El retardo de propagación (tP) es el tiempo que tarda una señal en propagarse desde la entrada hacia la salida. ya que esto afecta al diseño de la fuente de alimentación (costo y tamaño). 74LS00. 8 0.6 0.75 2 2.5V 50% RV3 5k 0. V1 Informe Previo de Laboratorio N°1 6 .5 1.7 0.5 3 3.25 1.5 5 5 5 5 5 5 5 2 2 2 2 2 3 0 0 0 V0 0 0 0 1 2 A B C D ? V0 (V) V0 (V) V0 vs.9 1 1.5 0.5 V1 4 4.25 2. 9 2 2.1 4.2 2.2 4.2 3.1 0.4 4.6 3.7 3.5 V0(V) V1(V) 2.8 1.5 0.6 2.3 0.5 V0(V) experimentales: Informe Previo de Laboratorio N°1 7 .4 3.1 1.3 2.7 1.9 4 4.5 1.3 4.9 3 3.4 1.1 3.9 1 1.6 1.4 0.8 0.2 1.Ahora tomamos datos V1(V) 0.2 0.6 0.5 3.1 2.7 0.3 1.8 3.8 2.7 2.4 2.3 3. 9 5 Dibujamos la curva de transferencia: 3. Utilizando el manual del C.I.7 4.6 4. verifique en el laboratorio la lógica de funcionamiento de los siguientes C.4. TTL. verificando su tabla de funcionamiento: 74LS00 NAND DE DOS ENTRADAS Entradas Salida A B Q 0 0 1 0 1 1 1 0 1 Informe Previo de Laboratorio N°1 8 .8 4.I. 1 1 0 74LS02 NOR DE DOS ENTRADAS Entrada Entrada Salida A B Q 0 0 1 0 1 0 1 0 0 1 1 0 74LS04 NOT Entrada A Salida Q 0 1 1 0 74LS08 AND DE DOS ENTRADAS Informe Previo de Laboratorio N°1 9 . Entradas Salida A B Q 0 0 0 0 1 0 1 0 0 1 1 1 74LS32 OR DE DOS ENTRADAS Entradas Salida A B Q 0 0 0 0 1 1 1 0 1 Informe Previo de Laboratorio N°1 10 . 1 1 1 74LS86 OR-EXCLUSIVO Entradas Salida A B Q 0 0 1 0 1 0 1 0 0 1 1 0 4. Implemente en el laboratorio el circuito lógico mostrado y haciendo uso de una tabla de combinaciones hallar el valor de f(w. Informe Previo de Laboratorio N°1 11 . z). Verifique los valores teóricos con los obtenidos en el laboratorio. Considere la entrada w la más significativa. x. y. algunos valores simulados: Valores tomados en laboratorio: 0 1 2 3 X 0 0 0 0 Y 0 0 0 0 Informe Previo de Laboratorio N°1 12 . Circuito con funciones XOR.Fig. AND.w) 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 1 Z 0 0 1 1 W 0 1 0 1 F(x. NOR Donde valores a nuestras entradas obtenemos las siguientes respuestas: 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Y 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Z 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 W 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F(x.z.y.w) A continuación.z.y. NAND. obtenemos la siguiente gráfica: Informe Previo de Laboratorio N°1 13 . Fig. Obtenga la curva de transferencia de la puerta mostrada en el osciloscopio. Circuito con función NAND. Obteniendo la función de transferencia usando nuestro simulador (Proteus).4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 5. Fig. Función de trasferencia A vs B Función de transferencia experimental: Informe Previo de Laboratorio N°1 14 . Entrada B Y Salida A Fig. Para los circuitos que se muestran en las figuras.6. Informe Previo de Laboratorio N°1 15 . determine qué tipo de compuerta son y a qué familia lógica pertenecen. encuentre su tabla de combinaciones. 6k 5.6k BAT1 BAT1 5V 5V Informe Previo de Laboratorio N°1 16 .6k BAT1 5V De la simulación en Proteus.D1 0 D4 0 1N914 ? D2 1N914 0 ? D5 1N914 0 R1 1N914 5. obtenemos la tabla de verdad con cada uno de los 4 casos posibles en el circuito de la izquieda: D1 D1 0 0 1N914 1N914 0 D2 0 0 D2 1 1N914 1N914 R1 R1 5.6k R2 5. 6k S 1 1 0 S 0 0 D1 1N914 1 D2 1N914 R1 1 5. y la familia lógica a la que pertenece es la lógica diodo resistor o simplemente lógica de diodos DL (diode logic). la cual se destaca por su simplicidad y por el limitado uso q tiene (solo pueden elaborarse las compuertas AND y OR). Obtenemos ahora resultados experimentales Para el segundo circuito (derecha). obtenemos la tabla de verdad con todas las configuraciones posibles: Informe Previo de Laboratorio N°1 17 .D1 1 1N914 D2 0 1N914 A B 0 A 0 0 0 B 0 1 0 0 1 1 1 1 1 0 0 1 1 R1 5. el circuito se trata de una compuerta AND.6k BAT1 BAT1 5V 5V Debido a que el único caso en el que la salida es 1 lógico. es cuando los dos valores son ‘unos lógicos’. D4 0 1N914 D5 A B S 0 0 0 0 11 1 1 0 1 01 1 A B 1 S 0 0 1 0 0 1N914 D4 0 R2 5.6k 1N914 D5 0 1 1N914 R2 5.6k 1N914 1 D5 1 1 1 0 1 1 1N914 R2 5. Obtenemos ahora resultados experimentales Informe Previo de Laboratorio N°1 18 . el único caso en el que la salida es 0 lógico se da cuando ambas entradas se encuentran en 0 lógico.6k 1 D4 1N914 1 D5 1N914 D4 R2 5.6k En este circuito. ya que los componentes de éste circuito no varían respecto al anterior: se trata de la lógica de diodos (DL). por lo que este circuito se trata de una compuerta OR. de la misma familia lógica que el anterior. Ponga el miliamperímetro en el pin de entrada de la compuerta y mida I IL = ______________ . Medir VOH = ______________.Conecte las dos entradas de cada una de las cuatro compuertas que tiene este circuito integrado a cero volts (tierra) y mida ICCH. Usando el circuito de la figura. Informe Previo de Laboratorio N°1 19 .7.8 V. ajuste P1 para que VIL sea 0. Ajuste P2 para que IOH sea 400 uA. ajuste P1 para que VIH = 2V.8 mA 150k 74LS00 +88. Usando el circuito de la figura.8 R1 +88. Ajuste P2 para que IOL = 8 mA. Conecte las dos entradas de cada una de las cuatro compuertas que tiene este circuito integrado a cinco volts (V CC) y mida ICCL. Mida bajo estas circunstancias VOL = __________. Cambie el miliamperímetro al pin de entrada de la compuerta y mida I IH = ________________.8 150k mV Volts Informe Previo de Laboratorio N°1 20 . RV1 6% RV2 88% U1:A 10k 1 3 2 +88.8. unicrom. Fundamentos de electrónica digital – Cecilio Blanco Viejo Recursos en la web: http://www. BIBLIOGRAFÍA Sistemas Digitales. Editorial Eduni.jimenez/DIGITAL_I/dig1_vii.uhu. Luis Romero Goyendía.es/raul.pdf http://electronica-teoriaypractica.com/Dig_NivelesLogicos.C. Ronald Tocci Sistemas Digitales.com/circuito-7402-ttl/ http://www.asp Informe Previo de Laboratorio N°1 21 .